



전자회로


1. 다음 NOT-AND-OR 게이트로 구성된 논리회로와 같은 출력값(Y)을 갖는 논리 게이트는?



- ① NOR
② XOR
③ NAND
④ XNOR
2. 다수의 RC 회로로 구성된 네트워크와 이득이 $-K$ 인 연산증폭기를 사용한 다음 회로에 대한 설명으로 옳지 않은 것은? (단, 연산증폭기는 이상적이다)





- ① 위상 천이 발진기로 동작할 수 있다.
② RC 회로 네트워크는 발진을 위해 180도의 위상 천이를 만들 수 있어야 한다.
③ 일정한 주파수의 발진을 위해서는 최소 2개의 RC 회로가 있어야 한다.
④ 발진을 시작하려면 K 는 루프 이득이 1보다 큰 값이 되도록 선택되어야 한다.
3. 다음 윈브리지(Wien bridge) 발진기 회로의 페루프 이득으로 옳은 것은?




- ① $\frac{R_1 + R_2}{R_1}$
② $\frac{R_1 + R_2}{R_2}$
③ $\frac{R_1}{R_1 + R_2}$
④ $\frac{R_2}{R_1 + R_2}$

4. 그림 (가) 회로에 정현파 전압 V_{in} 을 입력할 때, 그림 (나)의 출력 전압 V_{out} 을 얻기 위한 전압 V_A [V]와 V_B [V]를 바르게 연결한 것은? (단, 다이오드 D_1 , D_2 의 순방향 전압은 0.7 [V]이다)




	V_A	V_B
①	3	3
②	3	6
③	6	3
④	6	6

5. 다음 그림과 같이 CMOS를 이용한 디지털 논리회로의 출력을 나타낸 논리 게이트는?




- ① AND
② OR
③ NAND
④ NOR

6. 다음 회로에서 피크(peak)값이 $V_p = 100$ [V]이고 주파수가 60 [Hz]인 정현파 입력 신호 V_{in} 가 인가된다. 부하 저항 $R = 10$ [k Ω]으로 가정할 때 출력 전압 V_{out} 의 최고조 간 (peak-to-peak) 리플 (ripple) 전압이 2 [V]일 경우, 커패시터 C [μ F]의 값은? (단, 다이오드는 이상적인 모델이다)




- ① 20.8 ② 41.7
③ 83.3 ④ 166.6

7. 다음 회로에서 V_{out} [V]은? (단, $V_{CC} = 15$ [V], $V_{BB} = 2$ [V], $V_{BE} = 0.7$ [V], $\beta_{DC} = 100$ 이다)




- ① 1 ② 2
③ 3 ④ 4

8. 이상적인 OP-amp 회로의 전압이득 $\frac{V_{out}}{V_{in}}$ 은?




- ① 1 ② 2
③ 3 ④ 4

9. 다음 회로에서 전류 I_T [mA]와 전압 V_{B_2} [V]으로 바르게 연결한 것은? (단, $V_{B_1E} = V_{EB_2} = 0.7$ [V], $V_{CC} = 20$ [V], $I_{CQ} = 0$ 이고, 다이오드 D_1 , D_2 의 순방향 전압은 0.7 [V]이다)



- | I_T | V_{B_2} |
|-------|-----------|
| ① 93 | 9.3 |
| ② 93 | 10.7 |
| ③ 107 | 9.3 |
| ④ 107 | 10.7 |


10. 다음 회로에서 입력전압 V_{in} 에 30 [V]의 비안정화 전압이 입력되고 있다. 모든 트랜지스터의 베이스-이미터 순방향 전압은 0.7 [V]이며 제너 다이오드의 제너 전압은 4.3 [V]이다. 안정화된 출력전압 V_{out} [V]는?



- ① 5 ② 10
③ 15 ④ 20


11. 회로의 비반전 증폭기에 사용된 연산 증폭기(A(s))는 다음과 같은 전달 함수 특성을 나타내고 있다. 이 경우 비반전 증폭기의 대역폭 [rad/s]은?

$$A(s) = \frac{10^5}{1 + \frac{s}{10}}$$




- ① 10 ② 50
③ 20000 ④ 10^5

12. 다음 그림 (가)의 JK 플립플롭 회로에서 Q 값은 초기에 모두 '0'인 상태에서 시작한다. 그림 (나)와 같은 입력 조건일 때, 구간 T3 ~ T4와 구간 T6 ~ T7에서 Q1, Q2의 상태를 바르게 연결한 것은? (단, 각 플립플롭의 상태변화 시 지연은 없다)



	<u>구간(T3 ~ T4)</u>		<u>구간(T6 ~ T7)</u>	
	<u>Q1</u>	<u>Q2</u>	<u>Q1</u>	<u>Q2</u>
①	0	1	1	0
②	1	0	1	1
③	1	1	0	0
④	1	1	1	0

13. 다음 회로에서 $V_{in} = 12\sin(2\pi \times 60t)[V]$, $V_{CC} = 9 [V]$, 다이오드 D_1 과 D_2 의 순방향 전압은 $3 [V]$ 이다. 변압기의 턴 비가 $N_P:N_S = 1:3$ 일 때, 다이오드 D_1 의 최대 역전압[V]은? (단, 모든 소자는 이상적으로 동작한다)




- ① 57 ② 60
③ 63 ④ 69

14. JK플립플롭에 대한 설명으로 옳지 않은 것은?


- ① 입력 J와 Q를 2입력 AND 게이트에 K와 $\overline{Q}$ 를 또 다른 2입력 AND 게이트에 통과시켜, SR 플립플롭의 S와 R 대신 사용할 수 있다.
- ② 2개의 2입력 AND 게이트와 4개의 2입력 NAND 게이트로 JK 플립플롭을 구현할 수 있다.
- ③ 추가 논리 게이트 없이 JK 플립플롭으로 T 플립플롭을 구현할 수 있다.
- ④ $J = K = 1$ 인 경우는 T 플립플롭에서 $T = 1$ 인 경우와 동일하게 작동한다.

15. 다음과 같은 이상적인 연산증폭기를 이용한 회로에서 전압이득의 최댓값과 최솟값의 차는? (단, n채널 JFET의 게이트 입력전압은 0 [V]에서 차단전압 $V_{GS(off)}$ 까지 변화한다)




- ① 10 ② 20
③ 30 ④ 40

16. 다음은 SR 플립플롭을 사용한 4비트 시프트 레지스터이다. 그림과 같은 입력 조건일 때 T1 시점에서 출력 $q_1q_2q_3q_4$ 는? (단, 초기에 각 플립플롭의 상태 $q_1q_2q_3q_4$ 는 0101이며, 각 플립플롭의 상태변화 시 지연은 없다)




- [illegible]

17. 다음 회로의 전달함수가 $H(s) = \frac{V_{out}(s)}{V_{in}(s)} = \frac{1}{1 + s(2RC_2) + s^2X}$ 일 때, X는? (단, 연산증폭기는 이상적이다)




- ① C_1C_2R
② C_2R^2
③ C_1R^2
④ $C_1C_2R^2$

18. 다음 회로에서 $I_C = 5 \text{ [mA]}$, $V_{CE} = 5.7 \text{ [V]}$ 일 때, $R_B \text{ [k}\Omega\text{]}$ 와 $R_C \text{ [k}\Omega\text{]}$ 를 바르게 연결한 것은? (단, 트랜지스터의 $\beta_{DC} = 100$, $V_{BE} = 0.7 \text{ [V]}$, $V_{CC} = 10.7 \text{ [V]}$ 이다)




R_B	R_C
① 200	1
② 200	2
③ 400	1
④ 400	2

19. 진폭변조(AM, Amplitude Modulation) 라디오의 공진회로 또는 동조회로는 다음과 같다. $L = 1 \text{ [}\mu\text{H]}$ 로 주어졌을 때 공진주파수를 처음부터 끝까지 조정할 수 있는 AM 밴드의 $C \text{ [nF]}$ 값의 범위는? (단, AM 방송의 주파수 범위는 $540 \text{ [kHz]} \sim 1600 \text{ [kHz]}$ 이다)




- | | |
|----------------|---------------|
| ① 19.8 ~ 86.9 | ② 9.9 ~ 86.9 |
| ③ 19.8 ~ 173.8 | ④ 9.9 ~ 173.8 |

20. 다음은 BJT를 이용한 디지털 스위치 회로이다. 안정된 LED 구동을 위해서 컬렉터 전류는 40 [mA] 의 포화 전류가 필요하다. 이때 필요한 $R_C \text{ [}\Omega\text{]}$ 와 입력 구형파 전압 V_{in} 의 진폭 [V] 을 바르게 연결한 것은? (단, 확실한 포화를 위해 베이스 전류는 최소값의 3배가 되도록 하며 $V_{CC} = 10 \text{ [V]}$, $V_{CE(sat)} = 0.2 \text{ [V]}$, $V_{BE} = 0.7 \text{ [V]}$, $V_{LED} = 1.8 \text{ [V]}$, $R_B = 5 \text{ [k}\Omega\text{]}$, $\beta_{DC} = 100$ 이다)




R_C	V_{in}
① 200	6
② 200	6.7
③ 300	6
④ 300	6.7

21. 연산증폭기를 이용한 전압 팔로워 (unity-gain buffer)에 다음과 같은 삼각파가 인가되는 경우, 출력이 왜곡되지 않을 삼각파의 최대주파수 [kHz] 는? (단, 연산증폭기의 슬루율은 $S = 8 \text{ [V}/\mu\text{s]}$ 이다)





- ① 10
② 20
③ 100
④ 200

22. 다음은 게이트, 드레인, 소스 간 기생 커패시턴스를 포함한 MOSFET을 나타내는 회로이다. 이 MOSFET의 입력 커패시턴스 $C_{iss} = 5 \text{ [pF]}$, 역방향 전달 커패시턴스 $C_{rss} = 2 \text{ [pF]}$, 출력 커패시턴스 $C_{oss} = 10 \text{ [pF]}$ 일 때, 게이트-드레인 간 기생 커패시턴스 $C_{gd} \text{ [pF]}$, 게이트-소스 간 기생 커패시턴스 $C_{gs} \text{ [pF]}$, 드레인-소스 간 기생 커패시턴스 $C_{ds} \text{ [pF]}$ 를 바르게 연결한 것은?




C_{gd}	C_{gs}	C_{ds}
① 2	3	7
② 2	3	8
③ 3	2	8
④ 3	2	7

23. 다음 회로의 입력전압(V_{in})이 그림과 같은 구형파일 때 출력전압(V_{out})은? (단, 연산증폭기는 이상적이고, 커패시터의 초기값은 0 [V]이다)



24. 다음 반파정류회로에서 옳지 않은 것은? (단, 다이오드는 이상적인 모델이고, 부하저항 $R = 10$ [Ω], 정현파 전원의 전압 $V_{in} = 220$ [V_{rms}]이며 주파수는 60 [Hz]이다)



- ① 출력전압의 평균값 $\langle V_{out} \rangle = \frac{\sqrt{2} \times 220}{\pi}$ [V]
- ② 출력전류의 평균값 $\langle I_o \rangle = \frac{\sqrt{2} \times 220}{\pi \times 10}$ [A]
- ③ 출력전류의 실효값 $I_o = \frac{\sqrt{2} \times 220}{2 \times 10}$ [A]
- ④ 부하에 공급되는 전력 $P_o = \frac{220^2}{\pi \times 10}$ [W]

25. 다음 회로의 입출력 히스테리시스 특성 곡선으로 옳은 것은? (단, $R_1 = 400$ [Ω], $R_2 = 1.2$ [k Ω], $V_{ref} = 3$ [V]이고 연산증폭기는 이상적이다)

